

## ADC 和 DAC 基础（第五部分）

这是本系列 5 篇文章中的第 5 部分，介绍 DAC 的性能，包括毛刺脉冲和滚降。

作者：Walt Kester 和 James Bryant, Analog Devices

**DAC 动态性能**

对 DAC 可能最重要的交流指标是建立时间、毛刺脉冲、失真和无杂波动态范围(SFDR)。

如图 2-38 所示，DAC 的建立时间是从数字代码发生变化到输出落在并保持某些误差带之内需要的时间。对于放大器来说，就很难对建立时间进行比较，这是因为他们的误差带可能随放大器的不同而不同，但是，对于 DAC 来说，误差带几乎就只在  $\pm 1$  或  $\pm 1/2\text{LSB}$  范围内变化。

DAC 的建立时间由 4 个不同的周期组成：开关时间或死区时间(在这个期间内是数字开关而不是输出发生变化)；偏移时间(在这一期间内输出变化速率受 DAC 输出的偏移率限制)；恢复时间(当 DAC 正从它的快速偏移中恢复并可能造成过冲时)；线性建立时间(当 DAC 输出在一个  $\text{expt}^{\text{er three}}$  中接近其最终值时(通常与电流输出 DAC 的情况一致)，建立时间将在很大程度上与输出步长无关。另一方面，如果偏移时间是指数或近指数方式的)。如果偏移时间与运算放大器的总的重要部分相比较短，步长越大，建立时间就越长。




图 2-38: DAC 建立时间

在理想情况下，如果 DAC 输出发生变化，它应当从一个值无变化地转移到一个新的值。实际上，这种输出有可能造成过冲、下冲，或两者都出现的情况(见图 2-39)。这种在转换期间 DAC 输出的这种不受控制的动作就是众所周知的毛刺脉冲。它可由两种机制造成：数字转换到模拟输出的容性耦合，以及 DAC 工作中的某些开关比其它更快而造成的，并产生临时的杂波输出。




图 2-39: 显示出毛刺脉冲的DAC转换。

容性耦合频繁地产生大致相等的正尖峰和负尖峰(有时也称为双尖峰),在更长时期内或多或少会被消除。由开关定时差异产生的毛刺脉冲通常是单极性的,非常大,并且更让人担忧。

通过测量毛刺脉冲区域可以提取毛刺脉冲的特征,有时也可以不准确地称为毛刺能量。毛刺能量这个术语是用词不当的,因为毛刺脉冲面积的单位是伏秒(或更有可能是  $\mu\text{Vs}$  或  $\text{pVs}$ )。尖峰脉冲面积是正尖峰或负尖峰脉冲面积的最大面积。毛刺脉冲面积是电压相对于时间曲线下的净面积,并且能通过把波形近似为三角波进行估计,计算面积,并把正面积从负面积中减去而得到估计。由代码 0111...111 和 1000...000 之间的转换产生的中等量程毛刺通常是最坏的毛刺。

在其它代码转换点上的毛刺脉冲(像 1/4 和 3/4 满量程)通常是较少的。图 2-40 显示了针对快速低毛刺脉冲 DAC 的中等量程的毛刺脉冲。如上所述,尖峰脉冲和净毛刺面积是采用三角形来估计的。建立时间是从波形离开最初 1 LSB 误差带直到它进入并保持在最终的 1 LSB 误差带内的时间而测得的。两个转换区之间的步长为 1 LSB。




图 2-40: DAC中等量程毛刺脉冲显示了 1.34pVs的净毛刺面积和 4.5ns的建立时间。

在像 RGB 光栅扫描视频显示器驱动器这样的应用中, DAC 建立时间是至关重要的,但像 SFDR 这样的频域指标在通信中通常更重要。

如果我们从数字数据的角度考虑由 DAC 重构的波形的频谱，我们会发现除了预期的频谱(它将包含一个或更多的频率，取决于重构波形的性质)，也有噪声和失真乘积。失真可以采用谐波失真、无杂波动态范围(SFDR)、互调失真或所有这些指标来详细说明。当(理论上)纯正弦波被重构时，谐波失真被定义为谐波与基波的比率，并且是最常见的指标。无杂波动态范围是最坏的杂波(通常是但并非始终必需是基波的谐波)与基波的比率。

在直接数字合成(DDS)系统中，当 DAC 正在重构以数字方式产生的正弦波时，代码相关毛刺脉冲将产生带外和带内谐波。如图 2-41 所示，中等量程毛刺脉冲在被重构的正弦波(在每个中等量程交汇处)的一个周期内会出现两次，并且因此将产生正弦波的二次谐波。要注意的是正弦波的谐波更高阶谐波，它们将被混叠回奈奎斯特带宽内(从直流到  $f_s/2$ )，并且无法滤除。




图 2-41: 频谱输出上的代码相关毛刺脉冲的影响。

仅仅从毛刺面积指标来预测谐波失真是困难的。像 DAC 的整体线性度等其它因素也对失真有所贡献。因此，如图 2-43 所示，习惯上通常在频域内(采用频谱分析仪)以不同时钟率和输出频率对重构 DAC 进行测量。如图 2-44 所示为 14 比特 AD9772 传输 DAC 的典型 SFDR。时钟速率为 65MSPS，输出频率被扫频到 25MHz。在 ADC 的情况中，随着谐波失真的增加，将出现量化噪声，如果时钟频率和 DAC 输出频率之间的比率是一个整数数字的话。在进行 SFDR 测量的时候，这些比率应当避免。

- Resolution
- Integral Nonlinearity
- Differential Nonlinearity
- Code-Dependent Glitches
- Ratio of Clock Frequency to Output Frequency (Even in an Ideal DAC)
- Mathematical Analysis is Difficult

图 2-42: 影响 DDS DAC 失真的因素。




图 2-43: 测量DAC SFDR的测试设置。




图 2-44: AD9772 14 比特 TxDAC SFDR, 数据更新率=65MSPS。

DAC  $\text{SIN}(x)/x$  频率滚降

如图 2-45 所示，我们可把一个重构的 DAC 输出设想为一系列矩形脉冲，这些矩形脉冲的宽度等于时钟率的倒数。要注意的是重构信号的振幅在奈奎斯特频率  $f_c/2$  处下降 3.92dB。在很多情况下， $\text{SIN}(x)/x$  滤波器反变换能用来补偿这一影响。基波信号的镜像也会按照  $\text{SIN}(x)/x$  函数规律而衰减。




图 2-45: DAC  $\text{SIN}(x)/x$  滚降(振幅归一化)。

## References

1. **Active and Passive Electrical Wave Filter Catalog**, Vol. 34, TTE, Incorporated, 2251 Barry Avenue, Los Angeles, CA 90064.
2. W. R. Bennett, "Spectra of Quantized Signals," **Bell System Technical Journal**, No. 27, July 1948, pp. 446–472.
3. Steve Ruscak and Larry Singer, *Using Histogram Techniques to Measure A/D Converter Noise*, **Analog Dialogue**, Vol. 29-2, 1995.
4. M.J. Tant, **The White Noise Book**, Marconi Instruments, July 1974.
5. G.A. Gray and G.W. Zeoli, *Quantization and Saturation Noise due to A/D Conversion*, **IEEE Trans. Aerospace and Electronic Systems**, Jan. 1971, pp. 222–223.

6. Chuck Lane, *A 10-bit 60MSPS [Flash](#) ADC*, **Proceedings of the 1989 Bipolar Circuits and Technology Meeting**, [IEEE](#) Catalog No. 89CH2771-4, September 1989, pp. 44–47.
7. F.D. Waldhauer, *Analog to Digital Converter*, **U.S. Patent 3-187-325**, 1965.
8. J.O. Edson and H.H. Henning, *Broadband Codecs for an Experimental 224 Mb/s [PCM](#) Terminal*, **Bell System Technical Journal**, 44, November 1965, pp. 1887–1940.
9. J.S. Mayo, *Experimental 224Mb/s PCM Terminals*, **Bell System Technical Journal**, 44, November 1965, pp. 1813–1941.
10. Hermann Schmid, **Electronic Analog/Digital Conversions**, Van Nostrand Reinhold Company, New York, 1970.
11. Carl Moreland, *An 8-Bit 150MSPS [Serial](#) ADC*, **1995 ISSCC Digest of Technical Papers**, Vol. 38, p. 272.
12. Roy Gosser and Frank Murden, *A 12-Bit 50MSPS Two-Stage A/D Converter*, **1995 ISSCC Digest of Technical Papers**, p. 278.
13. Carl Moreland, **An Analog-to-Digital Converter Using Serial-Ripple Architecture**, Masters' Thesis, Florida State University College of Engineering, Department of Electrical Engineering, 1995.
14. **Practical Analog Design Techniques**, Analog Devices, 1995, Chapters 4, 5, and 8.
15. **Linear Design Seminar**, Analog Devices, 1995, Chapters 4, 5.
16. **System Applications Guide**, Analog Devices, 1993, Chapters 12, 13, 15, 16.
17. **Amplifier Applications Guide**, Analog Devices, 1992, Chapter 7.
18. Walt Kester, *Drive Circuitry is Critical to High-Speed [Sampling](#) ADCs*, **Electronic Design Special Analog Issue**, Nov. 7, 1994, pp. 43–50.
19. Walt Kester, *Basic Characteristics Distinguish Sampling A/D Converters*, **EDN**, Sept. 3, 1992, pp. 135–144.

- 
20. Walt Kester, *Peripheral Circuits Can Make or Break Sampling ADC Systems*, **EDN**, Oct. 1, 1992, pp. 97–105.
21. Walt Kester, *Layout, Grounding, and Filtering Complete Sampling ADC System*, **EDN**, Oct. 15, 1992, pp. 127–134.
22. Robert A. Witte, *Distortion Measurements Using a Spectrum Analyzer*, **RF Design**, September, 1992, pp. 75–84.
23. Walt Kester, *Confused About Amplifier Distortion Specs?*, **Analog Dialogue**, 27-1, 1993, pp. 27–29.
24. **System Applications Guide**, Analog Devices, 1993, Chapter 16.
25. Frederick J. Harris, *On the Use of Windows for Harmonic Analysis with the Discrete Fourier Transform*, **IEEE Proceedings**, Vol. 66, No. 1, Jan. 1978, pp. 51–83.
26. Joey Doernberg, Hae-Seung Lee, David A. Hodges, *Full Speed Testing of A/D Converters*, **IEEE Journal of Solid State Circuits**, Vol. SC-19, No. 6, Dec. 1984, pp. 820–827.
27. Brendan Coleman, Pat Meehan, John Reidy and Pat Weeks, *Coherent Sampling Helps When Specifying DSP A/D Converters*, **EDN**, October 15, 1987, pp. 145–152.
28. Robert W. Ramierez, **The FFT: Fundamentals and Concepts**, Prentice-Hall, 1985.
29. R. B. Blackman and J. W. Tukey, **The Measurement of Power Spectra**, Dover Publications, New York, 1958.
30. James J. Colotti, *Digital Dynamic Analysis of A/D Conversion Systems Through Evaluation Software Based on FFT/DFT Analysis*, **RF Expo East 1987 Proceedings**, Cardiff Publishing Co., pp. 245–272.
31. **HP Journal**, Nov. 1982, Vol. 33, No. 11.
32. **HP Product Note** 5180A-2.
33. **HP Journal**, April 1988, Vol. 39, No. 2.
34. **HP Journal**, June 1988, Vol. 39, No. 3.

35. Dan Sheingold, Editor, **Analog-to-Digital Conversion Handbook, Third Edition**, Prentice-Hall, 1986.
36. Lawrence Rabiner and Bernard Gold, **Theory and Application of Digital Signal Processing**, Prentice-Hall, 1975.
37. Matthew Mahoney, **DSP-Based Testing of Analog and Mixed-Signal Circuits**, IEEE Computer Society Press, Washington, D.C., 1987.
38. **IEEE Trial-Use Standard for Digitizing Waveform Recorders**, No. 1057-1988.
39. Richard J. Higgins, **Digital Signal Processing in VSLI**, Prentice-Hall, 1990.
40. M. S. Ghausi and K. R. Laker, **Modern Filter Design: Active RC and Switched Capacitors**, Prentice Hall, 1981.
41. Mathcad 4.0 software package available from MathSoft, Inc., 201 Broadway, Cambridge MA, 02139.
42. Howard E. Hilton, *A 10MHz Analog-to-Digital Converter with 110dB Linearity*, **H.P. Journal**, October 1993, pp. 105–112.